Konversi Rangkaian Flip-Flop

Flip-flop adalah blok bangunan dasar dari Rangkaian Sekuensial yang dapat dikonversi dari satu bentuk ke bentuk lain yang mampu menyimpan bit tunggal data.

Kita telah melihat seluruh bagian Tutorial Elektronika tentang Logika Sekuensial ini bahwa sebuah flip-flop akan tetap berada di salah satu dari dua kondisi stabil tanpa batas hingga beberapa bentuk pulsa pemicu eksternal diterapkan untuk membuatnya berubah keadaan.

Karena Flip-Flop adalah perangkat yang dapat dipertahankan, rangkaian sekuensial ini kadang-kadang disebut "Latches" karena outputnya terkunci atau latch pada status inputnya hingga ada perubahan lain pada kondisi inputnya.

Kita juga telah melihat bahwa flip-flop bistabil adalah elemen penyimpanan paling dasar dalam rangkaian logika sekuensial dan dapat dikonfigurasi untuk menghasilkan elemen memori sederhana dengan menghubungkan dua gerbang pembalik (inverting) untuk menghasilkan umpan balik (feedback).

Perhatikan bahwa rangkaian logika kombinasional tidak memerlukan bentuk memori apa pun dan karenanya tidak menggunakan Flip-Flop. Namun, rangkaian logika sekuensial memang memiliki memori dan karenanya menggunakan berbagai jenis desain flip-flop untuk mengingat keadaan mereka saat ini.

Interkoneksi gerbang logika digital untuk menghasilkan perangkat memori mengarah ke aplikasi seperti rangkaian Sakelar Debouncing, Register Geser dan Counter, dll. Juga, elemen memori yang dibuat dari latch bistabil membentuk dasar akumulator dan register di mana komputer, atau mikrokontroler, apakah aritmatika kompleksnya.

Cara paling dasar untuk membuat flip-flop satu-bit tunggal adalah dengan menggunakan dua gerbang NOR seperti yang ditunjukkan. Dengan menggunakan gerbang berpasangan-silang dan mengumpankan output dari satu gerbang ke input yang lain, (input-output dipertukarkan) rangkaian memiliki loop tertutup (umpan balik positif) sehingga outputnya tergantung pada keadaan input, membuat rangkaian sekuensial dan memiliki memori.

Flip-flop juga termasuk dalam kategori rangkaian switching digital yang disebut Multivibrator. Multivibrator Bistabil dasar adalah jenis rangkaian regeneratif yang memiliki dua gerbang digital aktif yang dirancang sehingga ketika satu gerbang digital berjalan, gerbang lainnya terputus dan sebaliknya. Kedua gerbang digital ini menghasilkan dua output yang stabil baik HIGH dan LOW di mana yang satu merupakan pelengkap dari yang lain.

Tetapi kita dapat membuat banyak jenis rangkaian flip-flop baik asinkron dan sinkron (sebuah flip-flop asinkron tidak memerlukan input sinyal clock, tetapi yang sinkron tidak) dari Gerbang NAND dan Gerbang NOR dengan konversi silang dasar. Flip-Flop antara berbagai jenis kadang-kadang agak membingungkan.

Pada dasarnya ada empat jenis Flip-Flop dan ini adalah:

Set-Reset (SR) Flip-flop atau Latch
JK Flip-flop
Data atau Delay (D) Flip-flop
Toggle (T) Flip-flop

Jadi untuk membantu memahami dengan lebih baik berbagai jenis Flip-Flop yang tersedia, tutorial logika sekuensial berikut akan menunjukkan bagaimana kami dapat melakukan konversi Flip-Flop dari satu jenis ke yang lain hanya dengan memodifikasi input dari jenis tertentu dari flip-flop dimulai dengan SR flip-flop.

Set-Reset SR Flip-flop

Yang paling mendasar dari semua latch bistabil dan multivibrator bistabil adalah set-reset (SR) flip-flop. SR Flip-flop dasar adalah rangkaian bistabil yang penting karena semua tipe flip-flop lainnya dibangun dari sana. SR flip-flop dibangun menggunakan dua gerbang NAND digital berpasangan-silang seperti TTL 74LS00, atau dua gerbang NOR digital berpasangan-silang seperti TTL 74LS02.

Umumnya SR bistabil dan Flip-Flop dikatakan transparan karena outputnya berubah atau segera menanggapi perubahan inputnya. Juga karena mereka terdiri dari gerbang logika digital bersama dengan umpan balik, SR Flip-Flop dianggap sebagai rangkaian logika sekuensial asinkron.

SR Flip-flop dasar memiliki dua input S (set) dan R (reset) dan dua output Q dan

dengan salah satu output ini menjadi pelengkap dari yang lain. Kemudian SR flip-flop adalah perangkat dua-input, dua-output. Pertimbangkan rangkaian di bawah ini.

Rangkaian Dasar SR Flip-flop Gerbang NAND dan Gerbang NOR

Rangkaian di atas adalah dua konfigurasi dasar untuk SR flip-flop bistabil asinkron yang menggunakan gerbang NAND input negatif, atau gerbang NOR input positif. Untuk SR latch bistabil yang menggunakan dua gerbang NAND yang berpasangan-silang beroperasi dengan kedua input yang biasanya HIGH pada level logika "1".

Penerapan LOW pada level logika "0" ke input

dengan

yang dipegang HIGH menyebabkan output Q menjadi HIGH, mengatur latch. Demikian juga, level logika "0" pada input

dengan input S tahan HIGH menyebabkan output Q menjadi LOW, mengatur ulang latch. Untuk latch gerbang NAND SR, kondisi S = R = 0 dilarang.

Untuk konversi Flip-Flop menggunakan dua gerbang NOR yang berpasangan-silang, ketika output Q = 1 dan

= 0, latch bistabil dikatakan dalam keadaan Set. Ketika Q = 0 dan

= 1, latch gerbang NOR dikatakan dalam keadaan Reset-nya. Kemudian kita dapat melihat bahwa operasi Flip-Flop gerbang NOR dan gerbang NAND pada dasarnya hanyalah pelengkap satu sama lain.

Implementasi SR flip-flop menggunakan dua gerbang NAND berpasangan-silang membutuhkan input LOW. Namun, kita dapat mengubah operasi SR flip-flop gerbang NAND untuk beroperasi dengan cara yang sama seperti implementasi gerbang NOR dengan input HIGH (logika positif) aktif dengan menggunakan inverter, ( Gerbang NOT ) dalam desain bistabil dasar.

Kemudian konversi Flip-Flop dari LOW aktif ke input HIGH aktif diberikan sebagai:

Konversi Flip-Flop ke Aktif HIGH

SR Flip-flop dasar di atas dan yang setara dengan aktif HIGH, semuanya adalah flip-flop tipe asinkron, artinya input dan kondisi saat ini menentukan kondisi selanjutnya. Tetapi sebagai perangkat penyimpanan memori satu-bit, kita mungkin menginginkannya mempertahankan status output saat ini terlepas dari apa yang terjadi pada dua inputnya dan pengoperasian SR flip-flop dasar dapat dimodifikasi dengan memasukkan input tambahan untuk mengontrol perilaku rangkaian bistabil.

Konversi rangkaian dasar Flip-Flop dicapai dengan menggunakan dua gerbang AND tambahan yang bersama dengan input kontrol, mengaktifkan dan menonaktifkan input S dan R. rangkaian baru ini disebut Clocked atau Gated SR flip-flop.

Set-Reset (SR) Flip-flop Gated

SR Flip-flop Gated beroperasi secara sekuensial/berurutan dengan status outputnya hanya berubah sebagai respons terhadap inputnya pada aplikasi clock atau mengaktifkan input.

Karena perubahan pada output dikontrol oleh clock ini memungkinkan input, rangkaian SR flip-flop yang terjaga keamanannya dikatakan sebagai flip-flop "sinkron". Kemudian SR flip-flop asinkron tidak memerlukan clock, tetapi yang sinkron tidak.

Konversi SR flip-flop berbasis NOR standar ke SR flip-flop berpagar dicapai dengan menggunakan dua gerbang AND (TTL 74LS08) yang terhubung ke input Set dan Reset. Kontrol tambahan atau input "Enable", EN terhubung ke kedua gerbang AND, menghasilkan output LOW ketika input clock LOW seperti yang ditunjukkan.

Rangkaian SR Flip-flop Gated

Clock atau input yang diaktifkan, EN terhubung ke salah satu input dari kedua gerbang AND, yang menghasilkan output LOW ketika input yang diaktifkan adalah LOW (prinsip gerbang AND). Kemudian setiap perubahan pada input S atau R tidak mempengaruhi status output, Q dan

flip-flop.

Ketika input yang diaktifkan adalah HIGH, kedua gerbang AND menjadi transparan sehingga setiap perubahan pada input S dan R akan mengubah status output seperti sebelumnya. Kemudian kita dapat melihat bahwa level logika “1” (HIGH) atau “0” (LOW) dapat disimpan pada output flip-flop yang terjaga keamanannya hanya dengan menerapkan HIGH untuk clock yang memungkinkan input, dan output ini keadaan dapat dipertahankan untuk periode waktu yang diinginkan terlepas dari kondisi input sementara input yang diaktifkan tetap LOW.

Karena SR flip-flop yang terjaga keamanannya adalah perangkat input tiga, simbol logika menunjukkan tiga input: S, R dan EN. Input EN ditandai dengan segitiga kecil untuk menunjukkan fakta bahwa flip-flop merespon edge/tepi atau transisi input.

Konversi flip-flop ke clocked dicapai dengan hanya menghubungkan input yang memungkinkan ini ke sinyal timing. Setiap perubahan dalam status output akan terjadi dalam sinkronisasi dengan sinyal CLK clock. Perhatikan bahwa sinyal clock didefinisikan sebagai urutan pulsa kontinu dengan masing-masing pulsa memiliki dua status terpisah, status "ON" dan "OFF", dengan siklus tugasnya mewakili waktu "ON" -nya dibagi dengan periode waktu total pulsa, ("ON" waktu + "OFF" waktu). Hampir semua sinyal clock digital memiliki siklus kerja 50%.

SR Flip-flop clock dapat mengubah status pada sisi positif-edge atau pada sisi falling negatif-edge dari sinyal clock, atau pulsa. Oleh karena itu flip-flop yang edge-triggered hanya merespons atau mengubah status ketika pulsa clock berubah dari satu tingkat ke tingkat lainnya. Misalnya, HIGH ke LOW atau LOW ke HIGH.

Output dari flip-flop yang triggered oleh positif-edge hanya mengubah status pada edge yang meninggi (0-ke-1) dari pulsa clock dan tidak menanggapi penurunan negatif-edge. Demikian juga, negatif-edge yang triggered perubahan flip-flop menyatakan pada falling-edge (1-ke-0) dari pulsa clock dan tidak menanggapi naiknya positif-edge.

SR Flip-flop Gated dengan Preset dan Clear

Kita dapat mengambil rangkaian SR flip-flop gated ini selangkah lebih maju untuk menghasilkan latch bistabil dengan input tambahan yang disebut input Preset dan Clear yang dapat digunakan untuk mengatur flip-flop ke keadaan awal yang tidak tergantung pada clock. Alih-alih output Q dan

dimuat dengan nilai yang tidak ditentukan, kita bisa menunggangi semua input dan mengatur output ke kondisi yang ditentukan.

Tetapi mengapa kita ingin melakukan itu. Nah ketika daya pertama kali diterapkan pada rangkaian flip-flop, keadaan logika awal dari output dapat sepenuhnya acak tergantung pada gerbang logika mana yang pertama kali dilekatkan, maka kita tidak akan tahu di mana keadaan switching di mana rangkaian flip-flop berada. Oleh karena itu keadaan awal flip-flop akan menjadi tidak pasti karena mungkin dalam keadaan SET, ( Q = 1 ) atau mungkin dalam keadaan RESET, ( Q = 0 ).

Tentunya ketidakpastian dalam peralihan ini tidak diinginkan karena pada sebagian besar aplikasi kami memerlukan output diatur dalam keadaan standar, baik SET atau RESET siap menerima data. Tetapi kita dapat mengatasi ketidakpastian ini dengan konversi flip-flop menggunakan dua input asinkron tambahan yang disebut Preset, PR dan Clear, CLR seperti yang ditunjukkan.

Rangkaian Flip-flop dengan Input Preset dan Clear

Input tambahan ini memungkinkan flip-flop dibersihkan/cleared, ( Q = 0 ) setiap kali input CLEAR adalah "0", dan input PRESET adalah "1". Demikian juga, flip-flop dapat diatur ke kondisi logika “1” setiap kali input PRESET adalah “0” dan input CLEAR adalah “1”.

Dalam contoh ini, jika input PRESET dan CLEAR aktif HIGH ( P = CLR = 1 ) maka rangkaian beroperasi sebagai rangkaian SR flip-flop gated yang normal. Input PRESET dan CLEAR yang jelas tidak boleh dibuat menjadi aktif LOW ( P = C = 0 ) pada saat yang sama karena ini mengarah ke keadaan tidak pasti.

Opsi PRESET dan CLEAR ini juga berguna untuk dimiliki jika kita ingin meletakkan flip-flop ke dalam set yang dikenal atau keadaan reset selama operasi sekuensial siap untuk urutan berikutnya.

Konversi Flip-Flop dari satu jenis ke yang lain mudah diimplementasikan dengan memodifikasi koneksi atau menggunakan gerbang tambahan. Seperti yang telah kita lihat, SR flip-flop dasar memiliki dua input, S dan R untuk menyimpan bit tunggal tetapi untuk melakukan ini kita harus mengaktifkan kedua input ini secara bersamaan. Selain itu, kombinasi input terlarang dari: S = R = 1 dapat terjadi secara tidak sengaja, sehingga menyebabkan SR flip-flop untuk beralih ke keadaan yang tidak ditentukan.

Untuk menghilangkan kebutuhan akan dua input terpisah dan kemungkinan peralihan yang tidak disengaja menjadi keadaan tak tentu, dengan menghubungkan inverter (gerbang NOT) antara input Set dan Reset, kita dapat mengubah RS flip-flop dasar menjadi D flip-flop.

Data Latch atau D Flip-flop

D flip-flop atau Data Latch hanya memiliki satu input disebut sebagai “D”, atau input data, ditambah input clock, CLK bersama dengan biasa dua output, Q dan

. D Flip-flop mentransfer data digital antara input dan outputnya, setelah delay satu clock pulsa dan karenanya bagian "D" juga disebut sebagai input "delay".

D Flip-flop mudah dibuat dari SR flip-flop hanya dengan menghubungkan inverter antara input S dan R sehingga input ke inverter terhubung ke input S dan output inverter terhubung ke S input seperti yang ditunjukkan.

Konversi Rangkaian Data tipe D Flip-flop

Dua rangkaian berbeda untuk konversi Flip-Flop ke tipe-D diberikan di atas. rangkaian diatas adalah konfigurasi tipe D gated tradisional dengan inverter tambahan. Fungsi rangkaian bawah persis dengan cara yang sama tetapi tanpa inverter, menghemat satu gerbang. Seperti halnya semua konfigurasi flip-flop, D flip-flop dapat diimplementasikan menggunakan gerbang NAND atau gerbang NOR dengan atau tanpa preset tambahan dan jelas.

Penggunaan inverter antara input memastikan bahwa input S dan R selalu menjadi pelengkap satu sama lain menghilangkan kondisi yang tidak ditentukan: S = R = 1. Akibatnya, D flip-flop juga dikenal sebagai "latch transparan" karena output Q mengikuti input D ketika input clock HIGH, CLK = 1 mentransfer informasi biner pada input langsung ke output sebagai jika flip-flop tidak ada di sana, membuatnya transparan.

JK Flip-flop

JK flip-flop sangat mirip dalam banyak cara untuk SR flip-flop sebelumnya dan mungkin yang paling digunakan dari semua desain flip-flop. Istilah "J" dan "K" tidak benar-benar berarti atau berhubungan dengan deskripsi khusus tetapi di mana awalnya digunakan pada saat pengembangan awal flip-flop karena kedua huruf ini tidak digunakan sebagai bagian dari perangkat digital lainnya. Untuk JK flip-flop, "J" setara dengan Set dan "K" setara dengan Reset.

Kita telah melihat sebelumnya bahwa SR flip-flop memiliki dua atau mungkin tiga kombinasi input yang bermakna dengan urutan input S = R = 1 kombinasi tidak diperbolehkan tetapi dapat dengan mudah dimodifikasi untuk mencapai fungsi switching yang berbeda. Maka JK flip-flop sering dianggap sebagai perangkat universal.

JK flip-flop memiliki dua input "J" dan "K" sehingga keempat konfigurasi input yang memungkinkan: tidak ada perubahan, set, reset dan beralih valid. Dengan input "J" yang bertindak seperti "S" dan input "K" yang bertindak seperti "R", ia berubah status ketika salah satu inputnya adalah HIGH. Namun, keindahan dari JK flip-flop adalah ketika "J" dan "K" adalah HIGH pada logika "1", flip-flop berganti, yaitu perubahan dari "0" menjadi "1" atau dari "1" ”Hingga“ 0 ”menghasilkan status komplemennya sendiri.

Konversi Rangkaian JK Flip-flop

Konversi dari Flip-Flop ke JK flip-flop adalah untuk menyeberangi menghubungkan Q dan

output dengan S dan R input melalui tambahan 3-input gerbang AND seperti yang ditunjukkan.

Jika input J dan K keduanya HIGH, logika “1” maka output Q akan berubah status (Toggle) selama input clock, ( CLK ) adalah HIGH. Dengan demikian output akan menjadi tidak stabil menciptakan masalah balapan dengan rangkaian JK dasar ini. Masalah ini dihindari dengan memastikan bahwa input clock pada logika "1" hanya untuk waktu yang sangat singkat, atau untuk menghasilkan rangkaian JK flip-flop yang lebih canggih yang disebut Master-slave flip-flop.

Master-Slave Flip-Flop

Konversi Flip-Flop ke konfigurasi "Master-Slave" melibatkan penambahan rangkaian bistabil kedua. Konfigurasi master-slave terdiri dari dua SR latch yang terhubung dalam cascade. Satu flip-flop bistabil bertindak sebagai master yang menerima input eksternal sementara yang lain bertindak sebagai slave-nya, mengambil inputnya langsung dari master flip-flop seperti yang ditunjukkan.

Konfigurasi Rangkaian Dasar Master-Slave

Ketika clock, pulsa CLK menjadi HIGH, data pada input S dan R ditransmisikan melalui master flip-flop, FF_A seperti biasa. Flip-flop slave yang bersebelahan, FF_B namun tetap terisolasi sejak input clock-nya,

adalah LOW, logika “0” karena inversi oleh inverter.

Sekarang ketika pulsa clock awal mengembalikan LOW ke “0”, master menjadi dinonaktifkan dan memblokir input data eksternal dari meneruskan informasi ke outputnya, sedangkan flip-flop slave sekarang menjadi diaktifkan dan dengan demikian meneruskan informasi yang terkunci ke outputnya di Q dan

. Kemudian input clock ke flip-flop slave adalah komplemen dari input clock ke flip-flop utama.

Master-slave flip-flop disebut sebagai bistabil yang dipicu level atau dipicu pulsa karena data input dibaca selama seluruh waktu bahwa pulsa clock input berada pada level HIGH. Juga, Flip-Flop master-slave tidak terbatas pada SR master-slave saja. Ada JK master-slave dan flip-flop tipe master-slave juga. Di hampir semua dari mereka slave flip-flop adalah standar SR flip-flop, sedangkan jenis flip-flop mengambil namanya dari bagian master yang akan menjadi SR, JK atau konfigurasi tipe-D.

Toggle tipe-T Flip-flop

Flip-flop tipe-T (toggle) adalah input bistabil tunggal, dengan operasi yang mirip dengan tipe-D di atas. Kita melihat di atas dengan konfigurasi JK flip-flop, bahwa jika J = K = 1 outputnya akan beralih pada aplikasi siklus clock berikutnya. Kemudian konversi Flip-Flop ke jenis Toggle hanyalah masalah menghubungkan input HIGH.

T Flip-flop tidak tersedia secara komersial tetapi dapat dibuat dari JK flip-flop (atau tipe-D flip-flop) dengan menghubungkan input J dengan input K dan keduanya ke level logika "1". Dengan J dan K HIGH, flip-flop berubah status setiap kali dipicu/triggered pada input clocknya. Input clock ini sekarang disebut "toggle input" karena output menjadi "1" jika "0", dan "0" jika "1", itu adalah toggle.

Konversi Rangkaian Toggle tipe T Flip-flop

Toggle flip-flop berubah status ketika input clock diterapkan, T = 1 dan tetap tidak berubah ketika T = 0. Kemudian transisi dari "0" ke "1" akan menyebabkan output beralih (toggle) memberikan flip-flop seperti namanya. Toggle T Flip-flop adalah blok pembangun dasar dari banyak rangkaian digital termasuk Pembagi Frekuensi dan Counter Digital.

Toggle T flip-flop dapat dibangun dari JK flip-flop dengan dua cara sederhana. Yang pertama adalah bahwa input J dan K dapat diikat menjadi HIGH seperti yang ditunjukkan dengan input clock menjadi toggle seperti yang ditunjukkan. Cara kedua adalah dengan input J dan K yang diikat bersama untuk menyediakan input toggle dengan input clock yang tersisa tidak berubah. Output berubah ketika T dan CLK = atau sama dengan "1". Output tetap tidak berubah ketika T atau CLK LOW.

Data D Flip-flop sama seperti JK flip-flop yang dapat dikonversi untuk berfungsi sebagai flip-flop toggle dengan menghubungkan output

langsung ke input-D dengan sinyal toggling T menjadi input clock seperti yang ditunjukkan di atas. Menghubungkan

ke input menciptakan umpan balik negatif.

Karena output dari toggle flip-flop berubah pada setiap aplikasi sinyal clock, maka frekuensi outputnya menjadi setengah dari frekuensi sinyal input sehingga bertindak sebagai pembagi frekuensi. Jika lebih banyak toggle flip-flop mengalir bersama untuk membentuk rantai, karena output dari flip-flop pertama bertindak sebagai clock untuk flip-flop T kedua dalam pengaturan kaskade, dan flip-flop kedua bertindak sebagai input clock untuk T-flip-flop ketiga, dll, membuat pembagian frekuensi di sepanjang rantai.

Flip-Flop dan latch sejauh ini merupakan blok bangunan paling mendasar dari rangkaian logika sekuensial. Oleh karena itu, banyak produsen IC menghasilkan beragam chip flip-flop berbeda yang menggunakan teknologi TTL dan CMOS seperti yang tercantum di bawah ini.

Jenis IC Flip-flop yang Populer

No. Perangkat	Deskripsi Perangkat
74LS73A	Dual Negatif-edge Dipicu JK Flip-flop dengan Clear
74LS74	Dual Positif-edge Dipicu D Flip-flop dengan Preset dan Clear
74LS75	Quad D Flip-flop Bistable Latch dengan Enable
74LS76	Dual Pulsa Dipicu JK Flip-flop dengan Preset dan Clear
74LS107	Dual JK Flip-Flop dengan Clear
74LS111	Dual Master-slave JK Flip-flop dengan Clear
74LS175	Dual Positive-edge Dipicu D Flip-flop dengan Clear
74LS279	Quad SR Latch dengan input Active-LOW

Ringkasan Konversi Rangkaian Flip-flop

Kita telah melihat dalam tutorial ini bahwa perangkat bistabil adalah salah satu di mana ada dua status yang terdefinisi dengan baik, dan kapan saja perangkat tersebut dapat menggunakan salah satu dari kondisi stabil. Konversi Flip-Flop dari satu jenis ke yang lain dapat dilakukan dengan sangat mudah karena hanya sedikit modifikasi yang diperlukan untuk mengubah satu jenis ke jenis lainnya. Flip-flop dapat dibangun menggunakan rangkaian gerbang logika dengan umpan balik.

Kita juga telah melihat bahwa Flip-Flop dapat memiliki satu, dua atau tiga input dengan salah satu input yang terhubung ke sinyal clock. Semua Flip-Flop memiliki dua status output: Q = 1 dan Q = 0 yang berubah sebagai respons terhadap penerapan clock. Untuk latch SR, S = 1 set Q ke 1, dan R = 1 me-reset Q ke 0.

JK flip-flop digolongkan sebagai flip-flop universal dan mirip dalam desain dengan SR flip-flop di mana ketika J = 1 itu menetapkan Q ke 1, dan ketika K = 1 itu me-reset Q ke 0. Kondisi J = K = 1 menyebabkan Q untuk beralih/toggle).

Semua flip-flop yang dibahas di atas dapat memiliki input CLEAR dan PRESET asinkron tambahan yang menyebabkan Q dihapus ke "0" atau diatur ke "1" secara terpisah dari sinyal clock.

Sebuah bistabil tipe-D dapat dibuat dari JK flip-flop dengan penambahan inverter antara input J dan K. D Flip-flop banyak digunakan dalam sistem digital untuk mentransfer data dan dikatakan transparan, karena setiap peluang dalam input segera diterima dan output berubah sesuai.

T atau toggle flip-flop berubah status pada aplikasi pulsa clock ketika T = 1, jika tidak Q tidak berubah. Toggle flip-flop biasanya digunakan untuk Pembagian Frekuensi atau untuk mendesain Counter Biner karena counter biner memerlukan komplemen. Toggle flip-flop tidak tersedia secara komersial tetapi dapat diimplementasikan dengan menghubungkan input J dan K dari JK flip-flop bersama.

Konversi Flip-Flop dari satu jenis yang lain biasanya mungkin dengan konfigurasi ulang input, atau dengan menambahkan Gerbang Logika tambahan dan kita telah melihat bahwa SR flip-flop dapat dikonversi ke JK Flip-Flop yang sendiri dapat dikonversi ke Flip-flop / Latch data, dan JK flip-flop dan Data D flip-flop dapat dikonversi menjadi Toggle T flip-flop.

Belajar Elektronika