Rangkaian Register Geser Seri dan Paralel
Register Geser (Register Geser) adalah tipe lain dari rangkaian logika sekuensial yang dapat digunakan untuk penyimpanan atau transfer data biner. Perangkat sekuensial ini memuat data yang ada pada inputnya dan kemudian memindahkan atau "menggesernya" ke outputnya sekali setiap siklus clock, karenanya dinamakan Register Geser.
Sebuah register geser pada dasarnya terdiri dari beberapa bit tunggal “D-Type Data Latches”, satu untuk setiap bit data, baik logika “0” atau “1”, yang dihubungkan bersama-sama dalam pengaturan rangkaian berantai tipe seri sehingga output dari satu kait (latch) data menjadi input kait berikutnya dan seterusnya. Bit data dapat IN atau OUT dari register geser secara seri, yaitu satu demi satu dari arah kiri atau kanan, atau semuanya bersamaan pada saat yang sama dalam konfigurasi paralel.
Jumlah latch data individual yang diperlukan untuk membuat perangkat Register Geser tunggal biasanya ditentukan oleh jumlah bit yang akan disimpan dengan lebar 8-bit (satu byte) yang paling umum dibangun dari delapan latch data individual.
Register Geser digunakan untuk penyimpanan data atau untuk pergerakan data dan oleh karena itu biasanya digunakan di dalam kalkulator atau komputer untuk menyimpan data seperti dua angka biner sebelum ditambahkan bersama-sama, atau untuk mengubah data dari seri ke paralel atau paralel ke format seri. Latch data individual yang membentuk register geser tunggal semuanya digerakkan oleh sinyal clock umum (Clk) yang menjadikannya perangkat sinkron.
IC register geser biasanya disediakan dengan koneksi yang jelas atau reset sehingga mereka bisa "SET" atau "RESET" seperti yang diperlukan. Secara umum, register geser beroperasi dalam salah satu dari empat mode yang berbeda dengan gerakan dasar data melalui register geser adalah:
Juga, pergerakan arah data melalui register geser dapat berupa ke kiri, (bergeser ke kiri) ke kanan, (menggeser ke kanan) kiri-in tetapi ke kanan-out, (rotasi) atau menggeser ke kiri dan ke kanan dalam register yang sama sehingga membuatnya dua arah. Dalam tutorial ini diasumsikan bahwa semua data bergeser ke kanan, (bergeser ke kanan).
Operasi adalah sebagai berikut. Mari kita asumsikan bahwa semua flip-flop ( FFA ke FFD ) baru saja RESET (input CLEAR) dan bahwa semua output QA ke QD berada pada level logika "0" yaitu, tidak ada output data paralel.
Jika logika “1” terhubung ke DATA pin input dari FFA kemudian pada clock pertama pulsa output dari FFA dan karena itu yang dihasilkan QA akan ditetapkan HIGH logika “1” dengan semua output lainnya masih tersisa LOW logika "0". Asumsikan sekarang bahwa pin input DATA dari FFA telah mengembalikan LOW lagi ke logika “0” yang memberi kita satu pulsa data atau 0-1-0.
Pulsa clock kedua akan mengubah output dari FFA logika “0” dan output dari TBS dan QB HIGH logika “1” sebagai input D memiliki logika “1” tingkat di atasnya dari QA. Logikanya “1” sekarang pindah atau telah “bergeser” satu tempat di sepanjang register ke kanan seperti sekarang di QA.
Ketika pulsa clock ketiga tiba, nilai logika “1” ini bergerak ke output FFC ( QC ) dan seterusnya hingga kedatangan pulsa clock kelima yang mengatur semua output QA ke QD kembali lagi ke level logika “0” Karena input ke FFA tetap konstan pada level logika“ 0 ”.
Efek dari masing-masing pulsa clock adalah menggeser isi data dari setiap tahap satu tempat ke kanan, dan ini ditunjukkan dalam tabel berikut sampai nilai data lengkap 0-0-0-1 disimpan dalam register. Nilai data ini sekarang dapat dibaca langsung dari output dari QA ke QD.
Kemudian data telah dikonversi dari sinyal input data seri ke output data paralel. Tabel kebenaran dan bentuk gelombang berikut menunjukkan penyebaran logika "1" melalui register dari kiri ke kanan sebagai berikut.
Perhatikan bahwa setelah pulsa clock keempat berakhir, 4-bit data ( 0-0-0-1 ) disimpan dalam register dan akan tetap ada asalkan clocking register telah berhenti. Dalam praktiknya, data input ke register dapat terdiri dari berbagai kombinasi logika "1" dan "0". SIPO IC yang umum tersedia meliputi 74LS164 8-bit standar atau 74LS594.
Register geser SISO adalah salah satu yang paling sederhana dari empat konfigurasi karena hanya memiliki tiga koneksi, input seri (SI) yang menentukan apa yang masuk ke flip-flop tangan kiri, output seri (SO) yang diambil dari output flip-flop tangan kanan dan sinyal clock sekuensial (Clk). Diagram rangkaian logika di bawah ini menunjukkan register geser seri-in ke seri-out yang umum.
Anda mungkin berpikir apa gunanya register geser SISO jika data output persis sama dengan data input. Nah jenis Register Geser ini juga bertindak sebagai perangkat penyimpanan sementara atau dapat bertindak sebagai perangkat waktu tunda untuk data, dengan jumlah waktu tunda yang dikendalikan oleh jumlah tahapan dalam register, 4, 8, 16 dll atau dengan memvariasikan aplikasi pulsa clock. IC yang tersedia secara umum meliputi Register Geser Seri-in ke Seri-out 74HC595 8-bit semua dengan output 3-keadaan.
Sebuah register geser pada dasarnya terdiri dari beberapa bit tunggal “D-Type Data Latches”, satu untuk setiap bit data, baik logika “0” atau “1”, yang dihubungkan bersama-sama dalam pengaturan rangkaian berantai tipe seri sehingga output dari satu kait (latch) data menjadi input kait berikutnya dan seterusnya. Bit data dapat IN atau OUT dari register geser secara seri, yaitu satu demi satu dari arah kiri atau kanan, atau semuanya bersamaan pada saat yang sama dalam konfigurasi paralel.
Jumlah latch data individual yang diperlukan untuk membuat perangkat Register Geser tunggal biasanya ditentukan oleh jumlah bit yang akan disimpan dengan lebar 8-bit (satu byte) yang paling umum dibangun dari delapan latch data individual.
Register Geser digunakan untuk penyimpanan data atau untuk pergerakan data dan oleh karena itu biasanya digunakan di dalam kalkulator atau komputer untuk menyimpan data seperti dua angka biner sebelum ditambahkan bersama-sama, atau untuk mengubah data dari seri ke paralel atau paralel ke format seri. Latch data individual yang membentuk register geser tunggal semuanya digerakkan oleh sinyal clock umum (Clk) yang menjadikannya perangkat sinkron.
IC register geser biasanya disediakan dengan koneksi yang jelas atau reset sehingga mereka bisa "SET" atau "RESET" seperti yang diperlukan. Secara umum, register geser beroperasi dalam salah satu dari empat mode yang berbeda dengan gerakan dasar data melalui register geser adalah:
- Seri-in ke Paralel-out (SIPO) - register dimuat dengan data seri, sedikit demi sedikit, dengan data yang disimpan tersedia pada output dalam bentuk paralel.
- Seri-in ke Seri-out (SISO) - data digeser secara seri "IN" dan "OUT" dari register, satu per satu waktu baik dalam arah kiri atau kanan di bawah kendali clock.
- Paralel-in ke Seri-out (PISO) - data paralel dimuat ke dalam register secara bersamaan dan digeser keluar dari register secara seri satu per satu waktu di bawah kendali clock.
- Paralel-in ke Paralel-out (PIPO) - data paralel dimuat secara bersamaan ke dalam register, dan ditransfer bersama ke output masing-masing dengan pulsa clock yang sama.
Register Geser Seri-in ke Paralel-out (SIPO)
Rangkaian Register Geser 4-bit Seri-in ke Paralel-out
Operasi adalah sebagai berikut. Mari kita asumsikan bahwa semua flip-flop ( FFA ke FFD ) baru saja RESET (input CLEAR) dan bahwa semua output QA ke QD berada pada level logika "0" yaitu, tidak ada output data paralel.
Jika logika “1” terhubung ke DATA pin input dari FFA kemudian pada clock pertama pulsa output dari FFA dan karena itu yang dihasilkan QA akan ditetapkan HIGH logika “1” dengan semua output lainnya masih tersisa LOW logika "0". Asumsikan sekarang bahwa pin input DATA dari FFA telah mengembalikan LOW lagi ke logika “0” yang memberi kita satu pulsa data atau 0-1-0.
Pulsa clock kedua akan mengubah output dari FFA logika “0” dan output dari TBS dan QB HIGH logika “1” sebagai input D memiliki logika “1” tingkat di atasnya dari QA. Logikanya “1” sekarang pindah atau telah “bergeser” satu tempat di sepanjang register ke kanan seperti sekarang di QA.
Ketika pulsa clock ketiga tiba, nilai logika “1” ini bergerak ke output FFC ( QC ) dan seterusnya hingga kedatangan pulsa clock kelima yang mengatur semua output QA ke QD kembali lagi ke level logika “0” Karena input ke FFA tetap konstan pada level logika“ 0 ”.
Efek dari masing-masing pulsa clock adalah menggeser isi data dari setiap tahap satu tempat ke kanan, dan ini ditunjukkan dalam tabel berikut sampai nilai data lengkap 0-0-0-1 disimpan dalam register. Nilai data ini sekarang dapat dibaca langsung dari output dari QA ke QD.
Kemudian data telah dikonversi dari sinyal input data seri ke output data paralel. Tabel kebenaran dan bentuk gelombang berikut menunjukkan penyebaran logika "1" melalui register dari kiri ke kanan sebagai berikut.
Pergerakan Data Dasar Melalui Register Geser
No.Clock Pulsa
|
QA
|
QB
|
QC
|
QD
|
0
|
0
|
0
|
0
|
0
|
1
|
1
|
0
|
0
|
0
|
2
|
0
|
1
|
0
|
0
|
3
|
0
|
0
|
1
|
0
|
4
|
0
|
0
|
0
|
1
|
5
|
0
|
0
|
0
|
0
|
Perhatikan bahwa setelah pulsa clock keempat berakhir, 4-bit data ( 0-0-0-1 ) disimpan dalam register dan akan tetap ada asalkan clocking register telah berhenti. Dalam praktiknya, data input ke register dapat terdiri dari berbagai kombinasi logika "1" dan "0". SIPO IC yang umum tersedia meliputi 74LS164 8-bit standar atau 74LS594.
Register Geser Seri-in ke Seri-out (SISO)
Register geser ini sangat mirip dengan SIPO di atas, kecuali yang sebelum data itu dibaca langsung dalam bentuk paralel dari output QA ke QD, kali ini data yang dibiarkan mengalir langsung melalui register dan keluar dari ujung yang lain. Karena hanya ada satu output, DATA meninggalkan register geser satu per satu dalam pola seri, karenanya nama Register Geser Seri-in ke Seri-out atau SISO.Register geser SISO adalah salah satu yang paling sederhana dari empat konfigurasi karena hanya memiliki tiga koneksi, input seri (SI) yang menentukan apa yang masuk ke flip-flop tangan kiri, output seri (SO) yang diambil dari output flip-flop tangan kanan dan sinyal clock sekuensial (Clk). Diagram rangkaian logika di bawah ini menunjukkan register geser seri-in ke seri-out yang umum.
Register Geser 4-bit Seri-in ke Seri-out
Anda mungkin berpikir apa gunanya register geser SISO jika data output persis sama dengan data input. Nah jenis Register Geser ini juga bertindak sebagai perangkat penyimpanan sementara atau dapat bertindak sebagai perangkat waktu tunda untuk data, dengan jumlah waktu tunda yang dikendalikan oleh jumlah tahapan dalam register, 4, 8, 16 dll atau dengan memvariasikan aplikasi pulsa clock. IC yang tersedia secara umum meliputi Register Geser Seri-in ke Seri-out 74HC595 8-bit semua dengan output 3-keadaan.
Register Geser Paralel-in ke Seri-out (PISO)
Register Geser Paralel-in ke Seri-out bekerja dengan cara yang berlawanan dengan seri-in ke paralel-out di atas. Data dimuat ke register dalam format paralel di mana semua bit data memasukkan input mereka secara bersamaan, ke pin input paralel PA ke PD dari register. Data tersebut kemudian dibacakan secara berurutan dalam mode geser-kanan normal dari register di Q mewakili data present pada PA ke PD.
Data ini dikeluarkan satu per satu pada setiap siklus clock dalam format seri. Penting untuk dicatat bahwa dengan jenis data register ini, pulsa clock tidak diperlukan untuk memuat paralel register seperti yang sudah ada, tetapi empat pulsa clock diperlukan untuk membongkar data.
Register Geser 4-bit Paralel-in ke Seri-out
Karena jenis register geser ini mengubah data paralel, seperti kata 8-bit data ke dalam format seri, ini dapat digunakan untuk melipatgandakan banyak jalur input yang berbeda ke dalam aliran DATA seri tunggal yang dapat dikirim langsung ke komputer atau dikirim melalui komputer. jalur komunikasi. IC yang tersedia secara umum meliputi Register Geser Parallel-in/Seri-out 74HC166 8-bit.
Register Geser Paralel-in ke Paralel-out (PIPO)
Mode operasi terakhir adalah Register Geser Paralel-in ke Paralel-out. Jenis register geser ini juga bertindak sebagai perangkat penyimpanan sementara atau sebagai perangkat penundaan waktu yang mirip dengan konfigurasi SISO di atas. Data disajikan dalam format paralel ke pin input paralel PA ke PD dan kemudian ditransfer bersama langsung ke masing-masing pin output QA ke QD oleh pulsa clock yang sama. Kemudian satu clock pulsa memuat dan membongkar register. Pengaturan ini untuk pemuatan dan pembongkaran paralel ditunjukkan di bawah ini.
Register Geser 4-bit Paralel-in ke Paralel-out
Register geser PIPO adalah yang paling sederhana dari empat konfigurasi karena hanya memiliki tiga koneksi, input paralel (PI) yang menentukan apa yang memasuki flip-flop, output paralel (PO) dan sinyal clock sekuensial (Clk).
Mirip seperti register geser Seri-in ke Seri-out, jenis register PIPO ini juga bertindak sebagai perangkat penyimpanan sementara atau sebagai perangkat waktu tunda, dengan jumlah waktu tunda yang bervariasi dengan frekuensi pulsa clock. Juga, pada jenis register PIPO ini tidak ada interkoneksi antara flip-flop individu karena tidak ada pergeseran seri data yang diperlukan.
Register Geser Universal
Saat ini, ada banyak Register Geser tipe “universal” dua-arah kecepatan tinggi yang tersedia seperti TTL 74LS194, 74LS195 atau CMOS 4035 yang tersedia sebagai perangkat multi-fungsi 4-bit yang dapat digunakan dalam seri-ke-seri, bergeser ke kiri, bergeser ke kanan, seri-ke-paralel, paralel-ke-seri, atau paralel-ke-paralel sebagai register data multifungsi, maka namanya "Universal".
Register geser universal ini dapat melakukan kombinasi input paralel dan seri untuk operasi output tetapi membutuhkan input tambahan untuk menentukan fungsi yang diinginkan dan untuk memuat awal dan mengatur ulang perangkat. Register geser universal yang umum digunakan adalah TTL 74LS194 seperti yang ditunjukkan di bawah ini.
Register Geser Universal 4-bit 74LS194
Register geser universal adalah perangkat digital yang sangat berguna. Mereka dapat dikonfigurasikan untuk merespons operasi yang memerlukan beberapa bentuk penyimpanan memori sementara atau untuk keterlambatan informasi seperti mode konfigurasi SISO atau PIPO atau mentransfer data dari satu titik ke titik lainnya baik dalam format seri atau paralel. Register geser universal sering digunakan dalam operasi aritmatika untuk memindahkan data ke kiri atau kanan untuk perkalian atau pembagian.
Ringkasan Tutorial Register Geser
Kemudian untuk meringkas sedikit tentang Register Geser
- Register Geser sederhana dapat dibuat hanya menggunakan D Flip-Flop, satu Flip-Flop untuk setiap bit data.
- Output dari setiap Flip-Flop terhubung ke input D dari flip-flop di sebelah kanannya.
- Register Geser menyimpan data dalam memori mereka yang dipindahkan atau "digeser" ke posisi yang diperlukan pada setiap pulsa clock.
- Setiap pulsa clock menggeser isi register dari posisi satu bit ke kiri atau ke kanan.
- Bit data dapat dimuat satu bit pada suatu waktu dalam konfigurasi input seri (SI) atau dimuat secara bersamaan dalam konfigurasi paralel (PI).
- Data dapat dihapus dari register satu per satu untuk output seri (SO) atau dihapus pada saat yang sama dari output paralel (PO).
- Salah satu aplikasi register geser adalah konversi data antara seri dan paralel, atau paralel ke seri.
- Register Geser diidentifikasi secara individual sebagai SIPO, SISO, PISO, PIPO, atau sebagai Universal Register Geser dengan semua fungsi digabungkan dalam satu perangkat.
Dalam tutorial berikutnya tentang rangkaian Logika Sekuensial, kita akan melihat apa yang terjadi ketika output flip-flop terakhir dalam register geser dihubungkan langsung kembali ke input flip-flop pertama yang menghasilkan rangkaian loop tertutup yang terus-menerus mensirkulasi ulang data di sekitar loop. Ini kemudian menghasilkan jenis lain dari rangkaian logika sekuensial yang disebut Johnson Ring Counter yang digunakan sebagai penghitung decade dan pembagi.