Desain Rangkaian Sampling and Hold menggunakan Op-Amp
Dalam elektronik, rangkaian Sample dan Hold (S&H) adalah perangkat analog yang digunakan untuk mengambil tegangan dari sinyal analog yang terus berubah dan mengunci nilainya pada tingkat yang stabil untuk periode waktu paling tidak tertentu. Rangkaian ini adalah perangkat memori analog dasar.
Mereka biasanya digunakan dalam ADC (konverter analog-ke-digital) untuk menghilangkan perbedaan dalam sinyal input yang dapat merusak proses perubahan. Rangkaian khas samping and hold menyimpan muatan listrik dalam kapasitor dan menahan setidaknya satu perangkat pengalih seperti sakelar transistor efek medan dan biasanya satu Op-amp (penguat operasional).
Untuk sampling sinyal input daya, sakelar menyatukan kapasitor ke output daya dari penguat Buffer. Penguat (Amplifier) ini menguatkan kapasitor sehingga tegangan melintasi kapasitor hampir sama, atau sebanding dengan tegangan input.
Dalam bentuk hold (tahan), sakelar memisahkan kapasitor dari buffer. Kapasitor selalu dilepaskan oleh arus keluar sendiri dan arus beban bermanfaat, yang membuat rangkaian pada dasarnya tidak stabil, tetapi penurunan tegangan dalam waktu penahanan tertentu tetap dalam margin kesalahan yang sesuai.
Waktu di mana rangkaian sampling and hold menghasilkan sample sinyal input daya disebut "sampling time". Sejalan dengan itu, panjang waktu rangkaian di mana ia memegang nilai sample disebut "holding time".
Secara umum, waktu pengambilan sample adalah antara 1 μs-14 μs sementara waktu holding dapat mengharapkan nilai apa pun yang diperlukan dalam aplikasi. Tidak salah untuk menyatakan bahwa kapasitor adalah inti dari rangkaian sampling and hold.
Ini karena kapasitor yang dipamerkan di dalamnya mengisi ke nilai puncaknya ketika sakelar dibuka, yaitu selama pengambilan sampling and hold tegangan yang diperiksa saat sakelar dimatikan.
Ketika sakelar dikunci, metode pengambilan sample akan muncul di dalam gambar dan saat sakelar tidak dikunci, hasil akhirnya akan tetap ada. Kapasitor yang bersekutu dengan Op-amp kedua hanyalah kapasitor holding.
Dengan menggunakan sampling ini dan menahan rangkaian kita bisa mendapatkan sample dari sinyal analog, diikuti oleh kapasitor. Ini memegang sample-sample ini untuk waktu tertentu. Sebagai akibatnya, sinyal stabil dihasilkan, ini dapat diubah menjadi sinyal digital dengan bantuan ADC (konverter Analog ke Digital).
Sebagai elemen switching, MOSFET Enhancement channel-N digunakan. Tegangan input diberikan melalui terminal drainnya dan tegangan kontrol juga diberikan melalui terminal gate-nya. Ketika +ve pulsa tegangan kontrol diterapkan, MOSFET akan diaktifkan.
Dan itu berfungsi sebagai sakelar tertutup. Sebaliknya, ketika tegangan kontrol tidak ada maka MOSFET akan dinonaktifkan dan bekerja sebagai sakelar terbuka.
Ketika MOSFET bekerja sebagai sakelar tertutup, sinyal analog yang diberikan kepadanya melalui terminal drain akan diumpankan ke kapasitor. Kemudian kapasitor akan mengisi ke nilai puncaknya.
Ketika sakelar dilepaskan, maka kapasitor menghentikan pengisian. Karena Op-amp impedansi tinggi yang terhubung pada ujung rangkaian, kapasitor akan mengetahui impedansi tinggi karena ini tidak dapat dilepaskan
Ini mengarahkan ke penahanan muatan oleh kapasitor untuk jumlah waktu yang tepat. Ini bisa disebut sebagai "periode holding". Dan waktu di mana sampling tegangan input daya diproduksi disebut "periode sampling". Output daya diproses oleh Op-amp selama periode holding. Jadi, periode holding memiliki implikasi untuk Op-Amp.
Mereka biasanya digunakan dalam ADC (konverter analog-ke-digital) untuk menghilangkan perbedaan dalam sinyal input yang dapat merusak proses perubahan. Rangkaian khas samping and hold menyimpan muatan listrik dalam kapasitor dan menahan setidaknya satu perangkat pengalih seperti sakelar transistor efek medan dan biasanya satu Op-amp (penguat operasional).
Untuk sampling sinyal input daya, sakelar menyatukan kapasitor ke output daya dari penguat Buffer. Penguat (Amplifier) ini menguatkan kapasitor sehingga tegangan melintasi kapasitor hampir sama, atau sebanding dengan tegangan input.
Dalam bentuk hold (tahan), sakelar memisahkan kapasitor dari buffer. Kapasitor selalu dilepaskan oleh arus keluar sendiri dan arus beban bermanfaat, yang membuat rangkaian pada dasarnya tidak stabil, tetapi penurunan tegangan dalam waktu penahanan tertentu tetap dalam margin kesalahan yang sesuai.
Apa itu Rangkaian Sampling and Hold?
Rangkaian sampling and hold adalah rangkaian elektronik yang membuat contoh-contoh tegangan yang diberikan kepadanya sebagai informasi, dan sejak saat itu, ia memegang sample-sample ini untuk "waktu positif".Waktu di mana rangkaian sampling and hold menghasilkan sample sinyal input daya disebut "sampling time". Sejalan dengan itu, panjang waktu rangkaian di mana ia memegang nilai sample disebut "holding time".
Secara umum, waktu pengambilan sample adalah antara 1 μs-14 μs sementara waktu holding dapat mengharapkan nilai apa pun yang diperlukan dalam aplikasi. Tidak salah untuk menyatakan bahwa kapasitor adalah inti dari rangkaian sampling and hold.
Ini karena kapasitor yang dipamerkan di dalamnya mengisi ke nilai puncaknya ketika sakelar dibuka, yaitu selama pengambilan sampling and hold tegangan yang diperiksa saat sakelar dimatikan.
Diagram Rangkaian Sampling and Hold
Diagram rangkaian di bawah ini menunjukkan rangkaian sampling and hold dengan bantuan Op-Amp. Jelas dari diagram rangkaian bahwa dua Op-amp dihubungkan melalui sebuah sakelar.Ketika sakelar dikunci, metode pengambilan sample akan muncul di dalam gambar dan saat sakelar tidak dikunci, hasil akhirnya akan tetap ada. Kapasitor yang bersekutu dengan Op-amp kedua hanyalah kapasitor holding.
Dengan menggunakan sampling ini dan menahan rangkaian kita bisa mendapatkan sample dari sinyal analog, diikuti oleh kapasitor. Ini memegang sample-sample ini untuk waktu tertentu. Sebagai akibatnya, sinyal stabil dihasilkan, ini dapat diubah menjadi sinyal digital dengan bantuan ADC (konverter Analog ke Digital).
Prinsip Kerja Rangkaian Sampling dan Hold
Prinsip kerja rangkaian ini dapat dipahami dengan mudah menggunakan komponen-komponennya yang bekerja. Komponen utama untuk membangun sampling and hold rangkaian termasuk tipe N-channel Enhancement MOSFET, Kapasitor, dan Op-amp (penguat operasional) akurasi tinggi.Sebagai elemen switching, MOSFET Enhancement channel-N digunakan. Tegangan input diberikan melalui terminal drainnya dan tegangan kontrol juga diberikan melalui terminal gate-nya. Ketika +ve pulsa tegangan kontrol diterapkan, MOSFET akan diaktifkan.
Dan itu berfungsi sebagai sakelar tertutup. Sebaliknya, ketika tegangan kontrol tidak ada maka MOSFET akan dinonaktifkan dan bekerja sebagai sakelar terbuka.
Ketika MOSFET bekerja sebagai sakelar tertutup, sinyal analog yang diberikan kepadanya melalui terminal drain akan diumpankan ke kapasitor. Kemudian kapasitor akan mengisi ke nilai puncaknya.
Ketika sakelar dilepaskan, maka kapasitor menghentikan pengisian. Karena Op-amp impedansi tinggi yang terhubung pada ujung rangkaian, kapasitor akan mengetahui impedansi tinggi karena ini tidak dapat dilepaskan
Ini mengarahkan ke penahanan muatan oleh kapasitor untuk jumlah waktu yang tepat. Ini bisa disebut sebagai "periode holding". Dan waktu di mana sampling tegangan input daya diproduksi disebut "periode sampling". Output daya diproses oleh Op-amp selama periode holding. Jadi, periode holding memiliki implikasi untuk Op-Amp.
Input dan Output Gelombang
Bentuk gelombang rangkaian sampling and hold seperti yang dijelaskan dalam diagram berikut. Jelas dari bentuk gelombang rangkaian, bahwa selama periode ON apa yang akan menjadi tegangan pada output daya. Selama periode OFF, tegangan yang ada pada output daya Op-amp.Aplikasi Rangkaian Sampling and Hold
Aplikasi rangkaian sampling and hold meliputi yang berikut ini- Sampling Osiloskop
- Sistem Distribusi Data
- Voltmeter Digital
- Pemrosesan Sinyal Analog
- Filter Konstruksi Sinyal
- Sistem Konversi Data